Отключение прерываний.

← →
oldman © (2007-08-21 17:58) [0]

Если я в БИОС отключаю порт (например, LPT) контроллер дергается на прерывание или нет?

← →
oldman © (2007-08-21 18:19) [1]

Я вот помню (поправьте, если не прав), что ядро Линукса это позволяет. Причем, даже без БИОС.
А другие ОС?

← →
isasa © (2007-08-21 18:25) [2]

oldman © (21.08.07 17:58)
Если Win > 2000 и машина расценивается как ACPI(расширенное управление електропитанием), забей, как система забивает на установки БИОСА по прерываниям ...

← →
Черный Шаман (2007-08-21 18:25) [3]

> oldman © (21.08.07 17:58)
>
> Если я в БИОС отключаю порт (например, LPT) контроллер дергается
> на прерывание или нет?

Под прерыванием ты понимаешь IRQ или Int? Если IRQ то кто при отключённом порте его будет посылать. А если посылается то порт включен (включить выключить его можно в любой момент), не только во время старта.

← →
tesseract © (2007-08-21 21:33) [4]

> Если Win > 2000 и машина расценивается как ACPI(расширенное
> управление електропитанием), забей, как система забивает
> на установки БИОСА по прерываниям ...

Не забивает. Я отрубаю один канал IDE - он в в Винде не виден.

← →
ANTPro © (2007-08-22 14:36) [5]

> [4] tesseract © (21.08.07 21:33)

StarForce увидит :)

← →
isasa © (2007-08-22 14:43) [6]

tesseract © (21.08.07 21:33) [4]
:)
А я про каналы и не говорил.
Имелось ввиду конкретные переназначения/отключения(типа видео на IRQ4...). В руководстве администратора написано, только для режима Standart PC.

← →
tesseract © (2007-08-22 14:48) [7]

> Имелось ввиду конкретные переназначения/отключения(типа
> видео на IRQ4...).

Переназначал прерывания на COM/LPT1 - винда послушно использует установки BIOS.

← →
isasa © (2007-08-22 14:58) [8]

Ну не знаю.
У меня пару лет назад была проблема.
NT 4 нормально реагировала на опцию Plug&Play OS = OFF, т.е. IRQ раскладывались как надо, а вот NT 5 - шиш.

← →
DrPass © (2007-08-22 17:06) [9]

> Имелось ввиду конкретные переназначения/отключения(типа
> видео на IRQ4...).

Переключения IRQ - это из другой оперы. Если ты выключаешь какое-либо периферийное устройство в BIOS (порт, контроллер и т.д.) - оно физически выключается еще на стадии инициализации чипсета материнки. ОС его никак не увидит

← →
oldman © (2007-08-22 17:08) [10]

> DrPass © (22.08.07 17:06) [9]
> ОС его никак не увидит

А контроллер прерываний - это ОС?
Не на математическом уровне, а на физическом.
Ведь может прерывание сработать, и только потом ОС послать его на фиг?

Ну тогда вопрос не корректен. Если физически при "подъеме" системы устройство отключено. А в данном случае через БИОС они так и есть, то какое дерганье, нет устройства нет преравания на нем.

Документацию не смотрели?

External interrupts are received through pins on the processor or through the local APIC serial
bus. The primary interrupt pins on a P6 family or Pentium® processor are the LINT[1:0] pins,
which are connected to the local APIC. When the local APIC
is disabled, these pins are configured as INTR and NMI pins, respectively. Asserting the INTR
pin signals the processor that an external interrupt has occurred, and the processor reads from
the system bus the interrupt vector number provided by an external interrupt controller, such as an 8259A. Asserting the NMI pin
signals a nonmaskable interrupt (NMI), which is assigned to interrupt vector 2.
When the local APIC is enabled, the LINT[1:0] pins can be programmed through the APIC’s
vector table to be associated with any of the processor’s exception or interrupt vectors.
The processor’s local APIC can be connected to a system-based I/O APIC. Here, external interrupts
received at the I/O APIC’s pins can be directed to the local APIC through the APIC serial
bus (pins PICD[1:0]). The I/O APIC determines the vector number of the interrupt and sends
this number to the local APIC. When a system contains multiple processors, processors can also
send interrupts to one another by means of the APIC serial bus.

The Advanced Programmable Interrupt Controller (APIC), referred to in the following sections
as the local APIC, was introduced into the Intel Architecture with the Pentium® processor
(beginning with the 735/90 and 815/100 models) and is included in all P6 family processors. The
local APIC performs two main functions for the processor:
• It processes local external interrupts that the processor receives at its interrupt pins and
local internal interrupts that software generates.
• In multiple-processor systems, it communicates with an external I/O APIC chip. The
external I/O APIC receives external interrupt events from the system and interprocessor
interrupts from the processors on the system bus and distributes them to the processors on
the system bus. The I/O APIC is part of Intel’s system chip set.
The local APIC controls the dispatching of interrupts (to its
associated processor) that it receives either locally or from the I/O APIC. It provides facilities
for queuing, nesting and masking of interrupts. It handles the interrupt delivery protocol with its
local processor and accesses to APIC registers, and also manages interprocessor interrupts and
remote APIC register reads. A timer on the local APIC allows local generation of interrupts, and
local interrupt pins permit local reception of processor-specific interrupts. The local APIC can
be disabled and used in conjunction with a standard 8259A-style interrupt controller. (Disabling
the local APIC can be done in hardware for the Pentium® processors or in software for the P6
family processors.)
The I/O APIC is responsible for receiving interrupts generated by I/O devices and distributing
them among the local APICs by means of the APIC Bus. The I/O APIC manages interrupts using
either static or dynamic distribution schemes. Dynamic distribution of interrupts allows routing
of interrupts to the lowest priority processors. It also handles the distribution of interprocessor
interrupts and system-wide control functions such as NMI, INIT, SMI and start-up-interprocessor
interrupts. Individual pins on the I/O APIC can be programmed to generate a specific,
prioritized interrupt vector when asserted. The I/O APIC also has a “virtual wire mode” that
allows it to cooperate with an external 8259A in the system.

PS. Напоминает, это я как то, решил поинтересоваться. А что на самом деле скрывается за заявленной, но толком пока не реализованой CPUID(просто с кухонной точки зрения...) ...

> isasa © (22.08.07 19:19) [13]
> oxffff © (22.08.07 18:55) [12]
> Где ты такие штуки берешь. Аж страшно.

Intel Architecture
Software Developer’s
Manual
Volume 3:
System Programming
NOTE: The Intel Architecture Software Developer’s Manual consists of
three volumes: Basic Architecture, Order Number 243190; Instruction Set
Reference, Order Number 243191; and the System Programming Guide,
Order Number 243192.
Please refer to all three volumes when evaluating your design needs.

Отключение прерываний. Найти похожие ветки